Home
레포트 트레이드
전공서적 본문검색
캠퍼스톡
AI 자소서
채용공고
로그인
1:1문의
전체
레포트
PPT 템플릿
정리노트
족보
논문
자기소개서
기타
자료등록
장바구니
관리
카테고리
전체
>
전체
Bounding Worst-Case Performance for Multi-Core Processors with Shared L2 Instruction Caches
소개글
Author: Yan Jun, Zhang Wei Organization: Yan Jun; Zhang Wei Publish: Journal of Computing Science and Engineering Volume 5, Issue1, p1~18, 28 Feb 2011
태그
Worst-case Execution Time Analysis
Multicore Processors
Shared Caches
Hard Real-time
저작시기
2011-02월
등록일
2016-08-21
파일형식
pdf
페이지
18페이지
가격
0원
다운로드
장바구니
관심자료
최근 본 자료
추천 연관자료
An Interference Matrix Based Approach to Bounding Worst-Case Inter-Thread Cache Interferences and WCET for Multi-Core Processors
Multicore-Aware Code Co-Positioning to Reduce WCET on Dual-Core Processors with Shared Instruction Caches
Worst-Case Estimate of Envelope Correlation Coefficient for Small MIMO Mobile Antennas Below 1 GHz
Validation of a Robust Flutter Prediction by Optimization
Bounding Worst-Case DRAM Performance on Multicore Processors